【導(dǎo)讀】常見(jiàn)的晶體管有二極管、三極管和MOS管，主要的邏輯門(mén)電路：與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等，這篇文章介紹用晶體管搭建常見(jiàn)的邏輯門(mén)電路。
常見(jiàn)的晶體管有二極管、三極管和MOS管，主要的邏輯門(mén)電路：與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等，這篇文章介紹用晶體管搭建常見(jiàn)的邏輯門(mén)電路。
廢話(huà)不多說(shuō)，直接上圖。
1. 二極管
① 二極管與門(mén)
用兩個(gè)二極管組成的與門(mén)，A和B都為高電平時(shí)，Y才為高電平。
用1個(gè)二極管和1個(gè)電阻也可以組成與門(mén)。
② 二極管或門(mén)
從下圖兩個(gè)或門(mén)電路可以看出，A和B只要有一個(gè)為高電平，輸出Y就為高電平。
同樣的，用1個(gè)電阻和1個(gè)二極管也可以組成或門(mén)。
2. 三極管
① 三極管非門(mén)
A為高電平，T1導(dǎo)通，Y為低電平；A為低電平，T1截止，Y為高電平。
② 三極管與門(mén)
用2個(gè)NPN三極管搭建與門(mén)；A和B都為高電平時(shí)，T2和T3都導(dǎo)通，此時(shí)Y為高電平。
用1個(gè)NPN和1個(gè)PNP搭建的與門(mén)，當(dāng)A和B均為高電平時(shí)，T4和T6都導(dǎo)通，Y為高電平。
③ 三極管或門(mén)
在二極管或門(mén)基礎(chǔ)上，可以加一個(gè)NPN三極管，也可以組成或門(mén)，A和B只要有一個(gè)高電平，T5就會(huì)導(dǎo)通，Y會(huì)由低電平變?yōu)楦唠娖?；?dāng)A和B都為低電平時(shí)，T5才截止，Y為低電平。
④ 三極管與非門(mén)
與非門(mén)由與門(mén)和非門(mén)組成，在三極管與門(mén)基礎(chǔ)上稍作修改，可以變?yōu)槿龢O管與非門(mén)。
⑤ 三極管或非門(mén)
用2個(gè)PNP三極管搭建的或非門(mén)，A和B只要有一個(gè)高電平，Y就為低電平；當(dāng)A和B都為低電平時(shí)，T9和T10均導(dǎo)通，Y為高電平。
3. MOS管
① MOS管非門(mén)
用1個(gè)NMOS和1個(gè)PMOS搭建的非門(mén)；當(dāng)A為高電平時(shí)，T1截止，T2導(dǎo)通，Y為低電平；當(dāng)A為低電平時(shí)，T1導(dǎo)通，T2截止，Y為高電平。
② MOS管與非門(mén)
備注：T3和T4為NMOS，T5和T6為PMOS；
A=0，B=0時(shí)，T5和T6導(dǎo)通，T3和T4截止，Y=1
A=1，B=0時(shí)，T3和T6截止，T4和T5導(dǎo)通，Y=1
A=0，B=1時(shí)，T3和T6導(dǎo)通，T4和T5截止，Y=1
A=1，B=1時(shí)，T5和T6截止，T3和T4導(dǎo)通，Y=0
③ MOS管或非門(mén)
備注：T7和T8為NMOS，T9和T10為PMOS；
A=0，B=0時(shí)，T9和T10導(dǎo)通，T7和T8截止，Y=1
A=1，B=0時(shí)，T7和T9截止，T8和T10導(dǎo)通，Y=0
A=0，B=1時(shí)，T7和T9導(dǎo)通，T8和T10截止，Y=0
A=1，B=1時(shí)，T9和T10截止，T7和T8導(dǎo)通，Y=0
4. 真值表
通過(guò)真值表能反映一個(gè)電路的功能，優(yōu)秀的記得誠(chéng)給出了如下門(mén)電路的真值表，小伙伴門(mén)可以鞏固下各個(gè)門(mén)電路的功能。
① 與門(mén)
與門(mén)功能：輸入都為1，輸出才為1，只要有一個(gè)0，輸出就為0，記作Y=A*B或者Y=AB；
② 或門(mén)
或門(mén)功能：輸入只要有一個(gè)1，輸出就為1，記作Y=A+B；
③ 非門(mén)
非門(mén)：非門(mén)也叫反相器，即輸入1，輸出0，輸入0，輸出1，記作Y=A''；
④ 與非門(mén)
與非門(mén)：與非門(mén)是與門(mén)與非門(mén)的結(jié)合，先與后非，記作Y=（AB）''；
⑤ 或非門(mén)
或非門(mén)：或非門(mén)是或門(mén)與非門(mén)的結(jié)合，先或后非，記作Y=（A+B）''；
5. 小結(jié)一下
用晶體管繪制常見(jiàn)的邏輯門(mén)電路，會(huì)讓我們對(duì)晶體管的特性更加熟悉，在電路設(shè)計(jì)時(shí)更加的從容淡定，也常出現(xiàn)在硬件工程師的筆試題中。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)電話(huà)或者郵箱聯(lián)系小編進(jìn)行侵刪。
